Grundsätzlich wird für eine Testabdeckungsanalyse benötigt:

• elektrischer Schaltplan
• Layoutdaten (in einem ASCII Austauschformat wie z.b. GenCad, ODB++,...)
  alternativ mindestens eine Netzliste und Testpunktliste oder Liste der kontaktierbaren Knoten
• Stückliste (Text, Excel, ..., aber kein PDF), ggf auch mehfach bei mehreren Bestückvarianten (kann auch in ODB integriert sein)
• eingesetzte Testverfahren (sowie deren Konfiguration)
• In welcher Form sollen die Ergebnisse vorliegen (Excel, HTML-Berichte, ...)
• Ist die Baugruppe bereits finalisiert oder wären noch Verbesserungen/Änderungen möglich
• Ist eine Durchsprache gewünscht oder reichen die Berichte

Optional:

• Prüfspezifikation für Funktionstests (falls verfügbar, und v.a. inclusive Fault Dictionary!)
• Welche Testverfahren kommen zum Einsatz (z.b. Stecker / ICs mit VTEP oder nanoVTEP, Boundary-Scan,...)

Weitere Hinweise:

• die Daten sollten möglichst direkt aus dem Layoutsystem exportiert werden, Daten die durch 3rd party Tools konvertiert worden sind enthalten meist deutlich weniger Informmationen!
• in vielen Fällen sind die Herstellereigenen Datenformate (z.v. bei Zuken die PCF/DSGF/FTF Daten) oder auch GenCad deutlich informationsreicher als generische Formate wie ODB++ (was ein sehr Informationsarmes Datenformat ist)